

姓名: 朱厚沐 学号: 12212633 实验日期: 2024/10/24
姓名: 何衍宁 学号: 12311512 实验日期: 2024/10/24

CMOS 门电路测试

1. 实验目的

- 熟悉 CMOS 门电路功能测试的方法；
- 学会 CMOS 门电路外特性的测试方法；
- 比较 CMOS 门和 TTL 门的特点。

2. 预习要求

- 复习门电路工作原理及相应逻辑表达式；
- 阅读本实验所用各门电路 IC 的数据手册；
- 熟悉所用集成电路的引线位置及各引线用途；
- 了解 CMOS 门与 TTL 门电路的差异。

3. 实验器材

序号	名 称	型号与规格	数 量	备 注
1	ELVIS II+原型平台	ELVIS II+	1	
2	面包板		1	
3	元器件	CD4001 1片， CD4069 1片，	2	

4. 实验内容

4.1 CMOS 芯片 CD4001 功能测试

CMOS 集成电路 4000 系列芯片具有较宽的电源电压使用范围，在 $+3 \sim +18V$ 都可以使用。

CMOS 门电路的逻辑高、低电平取值和 TTL 门电路略有不同，通常高电平为 V_{DD} ，低电平为 $0V$ ，本实验电源电压 $V_{DD} = +5V$ 。

按照表 1.1 在输入端加不同的输入逻辑电平，用电压表测试相应的输出值，完成下列真值表。

注意：CMOS门电路的多余输入端不允许悬空。




图 1.1 CD4001

表 1.1 CD4001 逻辑功能测试

输入								输出			
1	2	5	6	8	9	12	13	3	4	10	11
0	0	0	1	1	0	1	1	1	1	1	0
0	1	1	1	1	1	1	1	1	/	/	/
1	0	0	0	0	0	0	0	1	/	/	/
1	1	1	1	1	1	1	1	0	/	/	/

PS：实验过程中使用CD4011，或非门改用与非门

4.2 CMOS门电路CD4069电压、电流传输特性测试




图1.2 CD4069电压传输特性测试

- 1) 按图1.2所示接线，调节电位器 R_p 的阻值，使 V_I 在 $0 \sim V_{DD}$ 变化，测量 V_O 随 V_I 变化的特性曲线。

数字电路实验报告





南方科技大学
SOUTHERN UNIVERSITY OF SCIENCE AND TECHNOLOGY

记录实验数据，画出电压传输特性曲线 $V_O=f(V_I)$ 。

V_i	0	0.7	1.2	1.5	2.3	2.4	2.9	3.2	3.5	3.7	4.1	4.4	4.7	5.0
V_o	5.0	4.9	4.3	4.1	3.1	0.97	0.12	0.11	0.039	0.013	0.007	0.003	0.003	0.003

2) 在 V_i 处接入5Vpp的正弦波（最小值为0V，最大值为5V），用示波器观察输入输出波形，并利用XY显示得到电压传输曲线，将截图附于下方。







图1.3 CD4069电流传输特性测试

3) 按图1.3所示接线，测量 VR 随 Vi 变化的特性曲线——说明为什么该曲线反映了CD4069的电流传输特性。



4.3 CD4001平均传输时间 T_{PD} 的测量 (选做)




图 1.4 CD4001 平均传输时间的测量

按图1.4所示接线，图中 $V_{DD}=+5V$ ， V_I 输入连续脉冲，观察 V_I 与 V_O 的异同，用双踪示波器观察并记录 V_I ， V_O 的波形，测出CD4001芯片的 T_{PD} 值



图 1.5 CD4069 平均传输时间的测量

按图 1.5 所示接线，将 CD4001 芯片换成 CD4069 芯片，测出 CD4069 芯片的 T_{PD} 值。和TTL门电路的 T_{PD} 比较，从中得出什么结论？
(附上测量延时所用的波形图)

5. 思考题（二选一）

1. CMOS门电路多余的输入端在使用时不允许悬空，其理由是什么？


防止静电损害。若悬浮会产生高电压使得设备损毁。

确保逻辑状态明确。若悬浮会产生信号干扰，影响实验结果


作为压控元件，输入阻抗大，易被外界影响。

2. 一般的CMOS门电路能否进行“线与”？为什么？若要进行线与，应该采取什么门电路？

附录：IC引脚图



CD4001BC




CD4069UB

数字电路实验报告




南方科技大学
SOUTHERN UNIVERSITY OF SCIENCE AND TECHNOLOGY

4.1 电路连接图



4.2 1) 2) 电路电路连接图



4.2 3) 电路连接图

